| source of reference: 第2レベルのアドレス変換 (The Free Encyclopedia WikipediA) last edited on 7 January 2020, at 17:42 UTC, URL: https://en.wikipedia.org/ Automatic translation ネストされたページングとも呼ばれる第2レベルのアドレス変換 （ SLAT ）は、ソフトウェアで管理されるシャドウページテーブルに関連するオーバーヘッドを回避できるようにするハードウェア支援の仮想化テクノロジです。AMDは、第3世代Opteronプロセッサ（コードネームバルセロナ）の導入以来、Rapid Virtualization Indexing（RVI）テクノロジを通じてSLATをサポートしてきました。 拡張ページテーブル（EPT）として知られるIntelのSLATの実装は、特定のCore i7 、 Core i5 、およびCore i3プロセッサーにあるNehalemマイクロアーキテクチャーに導入されました。ARMの仮想化拡張機能は、ステージ2 MMUによって提供されるステージ2ページテーブルとして知られるSLATをサポートします。 ・・・ [概要] 最近のプロセッサは、 物理メモリと仮想メモリの概念を使用しています 。 実行中のプロセスは仮想アドレスを使用し、命令がメモリへのアクセスを要求すると、プロセッサはページテーブルまたはTLBを使用して仮想アドレスを物理アドレスに変換します。 仮想システムを実行すると、ゲストシステムの物理メモリとして機能するホストシステムの仮想メモリが割り当てられ、ゲストシステム内でも同じアドレス変換プロセスが実行されます。 アドレス変換は2回実行する必要があるため、メモリアクセスのコストが増加します。1回はゲストシステム内（ソフトウェアエミュレートされたシャドウページテーブルを使用 ）と1回はホストシステム内（ハードウェアページテーブルを使用）です。 ・・・ |
| source of reference: Second Level Address Translation (The Free Encyclopedia WikipediA) last edited on 7 January 2020, at 17:42 UTC, URL: https://en.wikipedia.org/ Second Level Address Translation (SLAT), also known as nested paging, is a hardware-assisted virtualization technology which makes it possible to avoid the overhead associated with software-managed shadow page tables.AMD has supported SLAT through the Rapid Virtualization Indexing (RVI) technology since the introduction of its third-generation Opteron processors (code name Barcelona). Intel's implementation of SLAT, known as Extended Page Table (EPT), was introduced in the Nehalem microarchitecture found in certain Core i7, Core i5, and Core i3 processors.ARM's virtualization extensions support SLAT, known as Stage-2 page-tables provided by a Stage-2 MMU. ... [Overview] Modern processors use the concepts of physical memory and virtual memory; running processes use virtual addresses and when an instruction requests access to memory, the processor translates the virtual address to a physical address using a page table or TLB. When running a virtual system, it has allocated virtual memory of the host system that serves as a physical memory for the guest system, and the same process of address translation goes on also within the guest system. This increases the cost of memory access since the address translation needs to be performed twice – once inside the guest system (using software-emulated shadow page table), and once inside the host system (using hardware page table). ... |
| 同義語・類義語 | 関連語・その他 |
|---|---|
| SLAT | 仮想化支援機能 |
| Second Level Address Translation | かそうか しえん きのう |
| sékənd lévl ǽdres trænsléiʃən | ・ |
| セケェンドゥ レゥヴォルゥ アドゥレス トゥラェンスレゥイシュン | Rapid |
| セケェンドゥ・レゥヴォルゥ・アドゥレス・トゥラェンスレゥイシュン | rǽpid |
| セカンド レベル アドレス トランスレーション | ラェピッドゥ |
| セカンド・レベル・アドレス・トランスレーション | ラピッド |
| セカンドレベルアドレス変換 | [形容詞] |
| ・ | 急速な |
| RVI | 急激な |
| AMD Rapid Virtualization Indexing | |
| éi ém díː rǽpid və́ːtʃuəlàizéiʃən índeksiŋ | |
| エイ エム ディー ラェピッドゥ ヴゥァーチュァラゥゼイシュン イェンデキシィング | |
| エイ エム ディー・ラェピッドゥ・ヴゥァーチュァラゥゼイシュン・イェンデキシィング | |
| エー エム ディー ラピッド バーチャリゼーション インデキシング | |
| エー エム ディー・ラピッド・バーチャリゼーション・インデキシング | |
| AMD RVI | |
| ・ | |
| EPT | |
| Extended Page Table | |
| Intel EPT | |
| Intel Extended Page Table | |
| 拡張ページ・テーブル | |
| ・ | |
| Stage-2 page-tables | |
| ステージ2ページ・テーブル | |
| ・ | |
| SLATプロセッサ | |
| ページ変換テーブル | |
| 更新日:2024年 3月18日 |